DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

007480467

WPI Acc No: 88-114401/198817 XRPX Acc No: N88-086919

Electrostatic discharge protection network for transducer arrays - has resistors connected to transducer addressing circuits to equalise potential of array during electrostatic discharge to any element

Patent Assignee: XEROX CORP (XERO)

Inventor: TUAN H C

Number of Countries: 008 Number of Patents: 006

Patent Family:

Patent No	Kind	Date	Applicat No Kind	I	Date	Main IPC	Week
EP 265290	Α	198804	27 EP 87309426	Ą	19871	026	198817 B
BR 870570	7 A	198805	331				198827
JP 6313312	4 A	1988060	4 JP 87261524 A	1	98710	16	198828
US 480353	6 A	198902	07 US 86922603	Α	19861	.024	198908
CN 870717	9 A	198805	504				198924
CA 131006	0 C	199211	10 CA 545137	Α	19870	0824 H01L-023/60	0 199251

Priority Applications (No Type Date): US 86922603 A 19861024

Cited Patents: 2.Jnl.Ref; A3...8838; EP 103523; EP 139764; EP 172015; EP

68844; JP 58158953; JP 59208877; No-SR.Pub; US 4584592

Patent Details:

Patent Kind Lan Pg Filing Notes

Application Patent

EP 265290 A E 9

Designated States (Regional): DE FR GB

US 4803536 A 8

Abstract (Basic): EP 265290 A

The transducer array (32) includes a substrate (34) on which transducer elements (34) are formed and a thin film addressing circuit (10) associated with each transducer element, each circuit including at least one thin film transistor. The protection network includes resistors (30) connected to the addressing circuits for providing current leakage paths to equalise the potential on the elements of the array during an electrostatic discharge to any element of the array.

Each resistor is pref. provided between the gate of this film transistor of the associated addressing circuit and one or both of the

transistors other two terminals.

ADVANTAGE - No effect on normal operation.

Title Terms: ELECTROSTATIC; DISCHARGE; PROTECT; NETWORK; TRANSDUCER; ARRAY; RESISTOR; CONNECT; TRANSDUCER; ADDRESS; CIRCUIT; EQUAL;

POTENTIAL; ARRAY; ELECTROSTATIC; DISCHARGE; ELEMENT

Derwent Class: P81; P85; U13; U14


International Patent Class (Main): H01L-023/60

International Patent Class (Additional): G02F-001/13; G09G-003/36;

H01L-023/56; H01L-027/02; H01L-027/13; H01L-029/78; H01L-045/00;

H02H-009/02; H03H-007/00; H05F-003/00

File Segment: EPI; EngPI



DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02516224

DISCHARGE PROTECTING CIRCUIT NETWORK FOR TRANSDUCER ARRAY

PUB. NO.:

63-133124 [JP 63133124 A]

PUBLISHED:

June 04, 1988 (19880604)

INVENTOR(s): SHIN CHIEN TEYUAN

APPLICANT(s): XEROX CORP [111440] (A Non-Japanese Company or Corporation),

US (United States of America)

APPL. NO.:

62-261524 [JP 87261524]

FILED:

October 16, 1987 (19871016)

PRIORITY:

7-922,603 [US 922603-1986], US (United States of America),

October 24, 1986 (19861024)

INTL CLASS:

[4] G02F-001/133; G02F-001/133; G09G-003/36; H01L-027/12;

H01L-029/78; H02H-009/02

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components); 43.3 (ELECTRIC POWER

-- Transmission & Distribution); 44.9 (COMMUNICATION --

Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS -

Metal Oxide Semiconductors, MOS)

图 日本 国 特許 庁(JP)

49特許出願公開

①公開特許公報(A)

昭63-133124

® Int,Cl.⁴		識別記号	广内整理番号	④公開	昭和63年(198	88)6月4日
G 02 F	1/133	3 2 7 3 3 0	7370-2H Z-7370-2H			
G 09 G	3/36	. 3 3 0	8621-5C			
	27/12 29/7 8	311	A - 7514-5F K - 8422-5F	•		
H 02 H	9/02		A - 8422 - 5F Z - 7337 - 5G	客查請求 未請求	発明の数 3	(全8頁)

❷発明の名称

トランスジューサ・アレー用の放電保護回路網

❷特 顧 昭62-261524

会出 票 昭62(1987)10月16日

優先権主張 - 1986年10月24日日米国(US) 19922603

砂発 明 者 シン チェン テユア アメリカ合衆国 カリフオルニア州 94303 パロ アル

ト チャンニング アベニユー 1829

の出 顔 人 ゼロックス コーポレ アメリカ合衆国 ニューヨーク州 14644 ロチエスター

ーション ゼロツクス スクエア (香地なし)

19代理人 弁理士中村 18 外4名

9 # 8

1. 発明の名称 トランスジューサ・アレー用 の放電保証回路線

2. 特許額求の報酬

(1) 複数のトランスジューサ・エレメントと、 算記をトランスジューサ・エレメントに結合され れ質配トランスジューサ・エレメントの状態を 変更する移動アドレッシング回路とが設けられた た高板を有し、質配をアドレッシング回路とが設けられた な高板を有し、質配をアドレッシング回路とが設けられた を高板を有し、質配をアドレッシング回路とが設けられた では、質配を有し、質配を下して配置されて を対して現場子電板とドレン場子電板 配単等体層を対して関値であれ、 可電視を需配手等体層を介して関値するように 配置されたゲート電板を持つ少なくとも1種の 原動トランジスタを有する形式の大幅表下 スジェーサ・アレー所の放電保証回路網であって

算配アドレッシング回路に接続され、背配存 取トランジスクの正常な動作に影響を正在する

- となく、野電気の放電が超きたとき、すべての 質配ゲート誘電体の電位を等化する電流漏れ通 路となる低気器手段を増えていることを特徴と する放電保護団務網。
- (2) 首記系収益手段は、首記をゲート電板と前 記序版トランジスタの少なくとも1つの資連場 子電板との向に登載されていることを特徴とす る特許請求の範囲第1項記載の放電係銀匠条件。
- (8) 育記版依託手段は、首記ゲートと育記掲載 トランジスタの首記ソース増子電板および育記 ドレン鳴子電板の双方に接続されていることを 特徴とする特件情求の範囲第2項記載の放電係 銀四海網。
- (4) 質配トランスジューサ・アレーは、質配トランスジューサ・エレメントの状態を解析する 算配アドレッシング回路に接続され、外部信号 を受け取る複数の入力便能パッドを増えており、 算記紙就器手段は、質配入力接触パッドのそれ ぞれを連絡していることを特徴とする特許確求 の範囲第1項記載の改電保護回路調。

排票吗63-133124(2)

- (5) 電気低ゼストリップが、すべての前記入力 接触パッドを装断して伸びており、前記低抗器 手及は、前記電気低性ストリップの接触パッド 関部分から或ることを特性とする特許論文の範 開第4項記載の放電保護問題網。
- (6) 質配存譲トランジスタは、非品質シリコンで作られ、質配紙状器手段は、n+ 非品質シリコンで作られていることを特徴とする特許提択の範囲第5項配数の放電保護問題課。
- (7) 前記トランスジューサ・エレメントは、一 次元に延びており、背配基板の一方の級に沿っ て設けられたマーキング電板であることを特徴 とする特許指求の範囲第1項または第5項記載 の数電保護回路網。
- (8) 貧犯トランスジューサ・エレメントは、二 次元に延びており、首記基準の表別に収交して 扱けられたディスアレイ電極であることを特徴 とする特許請求の範囲常1項または第5項記載 の放電長数回発値。
- (9) 崔豊のトランスジューサ・エレメントと、

-3-

変更する、少なくとも1個の得重トランジスタを 有する寒寒アドレッシング回路とが恐れられた基 板を有する形式の大面積トランスジューサ・アレ 一用の放電保護部路線であって、

野部アドレッシング団路に被認され、背配アレーのどれかのエレメントへ敦電が起さたとき、背配アレーのすべてのエレメントの電位を等化する電流銀れ道路となる低抗等手段を備えていることを特徴とする敦電保証団路線。

育記令トランスジューサ・エレメントに結合され音記トランスジューサ・エレメントの状態を変更する、少なくとも1個の存譲トランジステキマする薄膜アドレッシング回路と、前回路からは今を受け取る複数の入力後触パッドとが設けられた益板を有し、前記外部駆動回路によって駆動される形式の大回復トランスジューサ・アレー用の放電保護回路網であって、

育配入力接触パッドに接続され、前記アレーのどれかのエレメントへ放電が起きたとき、前記アレーのすべてのエレメントの電位を等化する電波器れ過器となる低弦器手段を備え、前記低弦器手段のオーム複は、少なくとも、前記入力接触パッドに接続された首配外部駆動回路の出力インピーデンスより大きいことを特徴とする放電保護回路側。

(10) 複数のトランスジューサ・エレメントと、 質配各トランスジューサ・エレメントに結合され等配トランスジューサ・エレメントの状態を

-4-

3. 発明の詳細な説明

産業上の利用分野

本発明は、一般には非常トランジスタ回路によって制御される大団被トランスジューサ・アレーを、 神電気の放電によって応きる望ましくない高電圧 効果から保護する論理、より詳細には放電が起き たときトランスジューサ・アレーのすべてのエレ メントの電位を等化するための装置に関するもの である。

発明が解決しようとする問題点

エレクトロニクスの分野においては、神電気によって IC 素子が重大な損傷を受ける可能性のあることは、よく知られている。電荷の売生は、物体内の電子の転等(分類、はなる物体なら別の物体への電子の転等(等電荷電)で生じ、通常は物体の相互作用による。電荷の量は、主としば、物体を相成している物質の大きさ、形状、組成、電気的性質によって決まる。製造工場において直面する神電荷の主な発生液は、基本的に人間と絶験体との相互作用である。一般に、カーペットや

持期間63-133124(9)

ビニール家の上を参いたり、いろいろな素材を手で扱ったり、こすったり、起したりすると、参唱 資が発生し、それが転写して、その人質を参唱させる。参唱した人間が、被感な電子部品を手で扱ったり、または近くにくると、植絵による直接放電、または考電した人間を取り聞んでいる辞電界の影響を受けて、部品が故障する可能性がある。典景的な製造工場においては、個際側の作業員と電子信品との間に、15,008 Y の電圧が発生するのは、それほど争しいことではない。

一般に、電圧に敏感な部品は、他種類の地球を 娘のため故障する。トランジスタ(HOSFET また は「FT)において、地様被破は、温者、ゲート鉄 電体を加えて生じる。基板上の素子散を増すため に、主サイズを縮小すると、トランジスタは、よ り小さい故電でも振停を受けやすくなる。これら の故電により、被馬的な機像を受けたり、あるい はトランジスタの動作特性が仕機値から変化する ことがある。絶縁面力を解えると、健康側に突抜 け現象が生じ、係紙技短絡状態になる。特質者の 存在によって生じたゲート装電体の高電位益は、 電荷を制電体内に超そくし、かつゲートから長当 セオペレーショナル電券を送へいする。

これらの高電圧動泉からトランジスタのゲート 誘電体を保護するために、これまで数多くの放電 最優関路が開発されている。これらの開発は、選 常、入力接触パッドに電優接続され、電子の電気 的性能に干渉せず、高電圧パルスを助界破壊症以 下の値まで切り下げる作用をする。要素、これら の保護関路制は、ゲイオードその他のエレメント を含んでおり、それらに対して「C・チップの景上 の場所を削り当てなければならない。

本売明の第1の目的は、各トランスジューマに、 少なくとも1個の群談トランジスタを含むアドレス都島が結合されている形式の大槻程序以トラン スジューサ・アレー用の簡単で安価な放電保護器 毎個を提供することである。

本発明の第2の目的は、スプリアスな放電に応 してトランスジューサ・アレーのすべてのエレメ ントの電位を等化する電波器れ道路を提供するこ

-8-

-7-

とである。

問題点を解決するための手段

これらの目的は、1つの実施服果として、基板の上に、複像のトランスジューサ・エレメンを変更するアンスジューサ・エレメンを変更である。アドレッシング的時とが表現代することで達定する。ことでは、サートでは、まなが多さに、1個のフェッシをである。ことを1個のアンステートでは、まなが多さには、デートを変更を表現のの場子との関のが、デートを1のの場子との関係が、デートを1のの場子との関係が表現である。電気振気通路のオーム値は、デートを1の2つの場子関の着れて2が変換トランジスクの正常な動作に影響を表現さないように、十分に大きなが過ばれる。

本発明の利点は、銀付回貨を参照し、以下に送べる辞額な関明を載まれれば場所することができ よう。

实算例

第1個に、転倒影構造と呼ばれる開始の非品質 シリコン (a-Si:P)存属トランジスク (TFT:Uhis file (reseister)10を示す。この程葉トランジス **ヲ16は、ガラス、セラミック、または非晶質シリ** コン TFT 処理温度範囲 (<850°C)において、遠 成な平滑波と平面変を振つ他の直当な絶縁対策で 作られた当気12、その基気の上に置かれた、Cr、 NiCr、その他の適当な材料の存着で作られた、一 量に厚さが 500 ~ 1600オングストロームのゲー ト電毎14、そのゲート電差の上に置かれた、一乗 に厚さが数千オングストロームの電化シリコン層 のゲート論電体18、厚さが養石から歌千オングス トロームの a-Si:E 包貨輸送用10、厚い nº a-Si :8 層20と、早さが約1ミクロンの A1 装触層22 と振い a-Si:# 暦20とで作られたソース選子電影 24とドレン増子電信28、パッシベーション用ナヤ ンネル保候内の a-Si:1 層の上に高着された第2 の望化シリコン層28、で構成されている。ソース 培子電話24とドレン培子電話28の間と見景に、ト

羽舞昭63-133124(4)

ランジスタのゲートが電源に接続されていないと き、すなわちゲート電極が評価しているとをは、 e-Si:8 半導体層18を進る電流器れ道器が存在す る。したがって、ソース電極またはドレン電極の どちらかへ並電があると、その電流器丸道器は、 電荷が色の電響へ影響することを許すので、それ らの電位が等化される。実際には、電波がゲート 技能体を超えて流れることができないから、ゲー ト電告へ放電が起きると、大量の電費がゲート電 毎に菩根され、この結果、ゲート語電体をはさん でソース電響とドレン電響のどちらか一方または 資方との間に非常に大きな電位差が発生する。こ れは、特に、ゲート電板が拝動していて、書積さ れた舒電荷をドレンすることができない場合にい える。そのとき、ゲート技電体の質問に生じた非 常に大きな電位量によって、背に述べたような損 海が生じることがある。

神電気の放電による舞響トランジスタ10の機像 をできるかぎり小さくするために、本発明では、 ゲート14と、ソース24および(または)ドレン28

とを抵抗器30で連絡する高重抗電流通路を設けて いる。第2(a)種、第2(b)閔、および第2(c)図に、 その代替実施指標を示す。これらの電流運動は、 ゲート講覧体16の両側の電位を等化することがで きるが、因示した3つの爆機は、いずれの場合も、 低抗器のオーム値を慎重に適定しなければならな い。低過ぎるオーム値を選定すると、対の概式器 (第2(a)因)は、半導体層をパイパスして、 TFT の正常な動作を妨げることがある。代わりに、 オーム値が高過ぎると、低核器は、十分な違さで 野電荷を消散させることができず、ゲート誘電体 に対する損傷を防止することができない。一般に、 既抗器のオーム値は、抵抗器を通る弱れ程波によっ てトランスジューサ・エレメントの正常な動作が 影響を受けないような僕にすべきである。低抗の 適切な謝定は、各利用面における個々の回鼻網に よって決まる。

第3回に、米国特許第4,584,492号に商示されているマーキング・ヘッドの形の一次元トランスジェーサ・アレー32を示す。このトランスジュー

-11-

-12-

サ・アレー32は、一量に、11°× 3/4°の大面覆 ガラス温板34、その一方の紙に沿って記載された マーキング電響38、および反対側の径に迫って配 置された入力接触パッドは(第3回には、同単に バス・ラインで示してあるが、第4因には、正確 に示してゐる)を有する。使用中は、外部 IC 脳 韓国路40からマーキング情報を受け取るため、接 旭パッドが複載される。多重アドレス構造を使用 すれば、64のデータ・ライン42と、40のゲート・ アドレス・ライン44から成る104の入力禁止パッ ドによって2566種のマーキング電気を十分に制御 することができる。各ゲート・アドレス・ライン 44は、上に途べた形式の1セクション、84層の TFT 10を制御する。エレメントすなわちマーキン グ電板、TFT、アドレス・ライン、データ・ライー・ ン、入力鉄館パッドは、すべて、存職製造技術で 絶論基板上に集骸化して作られる。

試験、分類、検査、こん包の際に手で扱われる ときや印刷像に装着されるときのように、アレー が印刷機内で接続されずに、浮動しているとき、 野電費を保有している身体にアレーが接触する可能性がある。思いかけず身体に著覆された野電育は、前に述べたように、アレーへ放電して1個またはそれ以上の浮膜トランジスタを破壊または損傷させることがある。

各 TFT を保護するために、4 ゲート電極14と 各ソース電極24の間に延依器30が接続されている。 トランスジューサ・アレーの機能および権威によっては、第2回に示すように、ゲート電極を対した接 変数、またはソース電極とドレン電極の両方に接 変立上、トランスジューサ・エレメントに設計して な立し、ドリンスジューサ・エレン電極と設計して ある、第3回のトランスジューサ・アレーの場合 は、トランスジューサが、米国特許第4.584.592 号に記載されているアリンタのマーキング電極38 であり、を関手を保育しているはずであり、ドレン電極とグート電極との間に電波調れ過程が レン電極とゲート電極との間に電波調れ過程が に対したに注意しなければならない。したがっ

特里可\$3-133124(6)

て、ドレン電板とゲート電板を抵抗器30で追続することは増ましくないであろう。

第3回の実施例は、TFT を評電気の意電による 振器から最後する作用は演足に行うが、最適の部 快策ではない。その理由は、実解像度マーキング・ ヘッド・アレーを硬作するとき不足する貴重な最 上の場所を蒸放器20が占めるからである。その上、 マーキング・ヘッド・アレーは、より複雑な影勝 国際、たとえば多額健助作を想定した影動団器を 備えているから、それらの顧助団器は、各マーキング電器に結合された数個のトランジスタを含ん でおり、各トランジスタに低枚器を付けることは やっかいである。

したがって、本先男を第3回の実施何のように するのでなく、それよりもはるかに簡単な方法を 第4回の実施例に示す。マーキング・ヘッド・ア レー32の一方の際に沿って延びている全人力撤越 パッド38に、装施パッドの列と同じ広がりを有し、 それらに電気的に接触している電気低低ストリッ ア48を進施して、接触パッド明新技器を発慮すれ ば、同じ結長を得ることができる。これにより、 会データ・ライン42と全ゲート・アドレス・ライ ン44とが装装されるので、1っまたはそれ以上の ラインに容視している鬱電岩は、アレー全体にわ たって迅速に適出し、全エレメントの電位が等化 される。

この根本の2つの主な利点は、第1に、電気無 技ストリップ46は、e+ a-Si: 8 ソース層とドレン 層のデポジッションと同時に作れることである。 第2に、電気量拡ストリップは、基板上の象上の 場所でない所に置かれることである。もし所置な らば、他の層と一致させ、それらと同時にデポジットするために、電気量拡ストリップを輝くドープ した、またはドープしない a-Si: 8 で作ってもよ いことを理解されたい。n+ a-Si: 8 は、その差弦 率が約10°Q-cm で、再膜の形で10°Qの差 技器を作ることは容易であるから、特に魅力がある。

実際の放電保護団路線は、接触パッド機能技が 5 ~ 100 MΩの電気抵抗ストリップを用いて作

-15-

-16-

係属中の米田特許出版第201,472号(1988年5月9日出版、発明の名称「改良理書込みヘッド」)は、各マーキング電路トランスジューサ・エレメントを、2歳の際親トランジステ(TFT)から成るアドレッシング団器で領質するようにしたトランスジュ

ーナ・アレーを表示している。本元明を、上記の トランスジューサ・アレーに利用すれば、2億の TFT を放電から保護することができよう。

上紀の保護委務制と同じ手抜き、 第5(a)理台 よび第5(b)間に示した二次元トランスジューサ・ アレー48にも使用することができる。この実施例 においては、ディスプレイ・パネル58の多面量の 激品物質の向さを刺繍するディスプレイ電価58の 直交配列が、大きな絶談基督58の上に配置されて いる。各ディスプレイ電板の状態は、TFT 58によっ て解算される。各 TFT 58は、そのソース電板82 に接続されたデータ・ライン60を通じてデータ像 今を受け取り、そのゲート電価66に装装されたゲ ート・ライン64を通じてアドレスは今を受け取る。 ゲート電圧がトランジスタをターンオンすると、 電波がソース電腦82からドレン電艦68へ流れ、さ らにディスプレイ電響50へ彼れる。金ソース・ラ イン (S」からSョ)および全ゲート・ライン (G。 からG。) は、遺当な抵抗器、たとえばn+ a-Si:# 電気症状ストリップ70に接続されている。前に

科爾明63-133124(8)

述べた最优値選択の無理により、保護回路側は、 すべてのスイッチング・トランジスタのゲート詩 電体を放電から保護する曲きをし、それらの正常 な動作には何の基準も及ぼさない。

以上製明した実施側は、例として記載しただけ であり、観客構造および部品の組合せや配列につ いて、特許確求の範囲に記載した見明の着神およ び範囲内で、数多くの変更を行いうることを理解 されたい.

4. 図画の簡単な注明

第1回は、保護トランジステの何辺四、

第2(4)間は、ゲート電響が亜抗器によってソー ス略子電極とドレン増子電極の双方に接載されて いる課題トランジスタの時間、

第2(b)団は、ゲート電極が低抗器によってドレ ン場子電板に装練されている存款トランジステの

第2(c)間は、ゲート電極が抵抗器によってソー スポ子電板に掛続されている雰囲トランジスクの

-19-

48…電気気化ストリップ、

48…二次元トランスジューサ・アレー、

50…ディスアレイ電板、52…絶線基板、

56…ディスプレイ・パネル、

58-- TFT .

80…データ・ライン、

62…ソース電響。

84…ゲート・ライン、

68…ゲート電気。

料…ドレン電板、

70…電気抵抗ストリップ。

第3団は、大面積一次元トランスジューサ・ア レーについての本見明の1っの実施側の希望、

第4回は、大賞電一次元トランスジューサ・ア レーについての本見明のもう1っの実施例の時間、

第5(a)題は、大賞費二次元トランスジューサ・ アレーについての本発明の実施例の専団、

第5(b)国は、第5(a)図のトランスジューサ・ア レーによって制御される波品ディスアレイの質面 個である。

符号の型明

10…痒臓トランジスタ (TFT)、

12…基据、

14…ゲート電布、

18…ゲート放電体、

18… 電荷輸送層、

20---e+ a-Si;E 用。

22…41 後触層、

24…ソース.

26…ドレン、

28…単化シリコン層、 30…低枚数、

32…一次元トランスジューサ・アレー、

34…ガラス基根、

36…マーキング電车。

38…入力後幾パッド、 40…外部 IC 服備回路、

セーデータ・ライン、 44ーゲート・ライン、

-20-







FIG. 1



-21 -

第四年83-138124 (7)





特殊的63-133124 (8)

